Tag: verilog

用Ruby创建一个Verilog解析器

我想创建一个用Ruby编写的Verilog解析器,用于大学项目 我知道有像Bison和Yacc这样的解析器生成器。 谁能给我一些关于如何开始的建议?